NEON: implement all intrinsics supported by architecture A64

meson.build

@@ -9,24 +9,34 @@ cc = meson.get_compiler('c')
 cxx = meson.get_compiler('cpp')
 
 simde_neon_families = [
+  '__crc32',
   'aba',
+  'abal',
+  'abal_high',
   'abd',
   'abdl',
+  'abdl_high',
   'abs',
   'add',
   'addhn',
+  'addhn_high',
   'addl',
   'addlv',
   'addl_high',
   'addv',
   'addw',
   'addw_high',
+  'aes',
   'and',
   'bcax',
   'bic',
   'bsl',
+  'cadd_rot270',
+  'cadd_rot90',
   'cage',
   'cagt',
+  'cale',
+  'calt',
   'ceq',
   'ceqz',
   'cge',
@@ -40,13 +50,21 @@ simde_neon_families = [
   'cltz',
   'clz',
   'cmla',
-  'cmla_rot90',
+  'cmla_lane',
   'cmla_rot180',
+  'cmla_rot180_lane',
   'cmla_rot270',
+  'cmla_rot270_lane',
+  'cmla_rot90',
+  'cmla_rot90_lane',
   'cnt',
   'cvt',
+  'cvt_n',
+  'cvtm',
   'cvtn',
+  'cvtp',
   'combine',
+  'copy_lane',
   'create',
   'div',
   'dot',
@@ -58,6 +76,11 @@ simde_neon_families = [
   'fma',
   'fma_lane',
   'fma_n',
+  'fmlal',
+  'fmlsl',
+  'fms',
+  'fms_lane',
+  'fms_n',
   'get_high',
   'get_lane',
   'get_low',
@@ -73,30 +96,42 @@ simde_neon_families = [
   'ld1q_x4',
   'ld1',
   'ld2',
+  'ld2_dup',
+  'ld2_lane',
   'ld3',
+  'ld3_dup',
+  'ld3_lane',
   'ld4',
+  'ld4_dup',
   'ld4_lane',
+  'ldr',
   'max',
   'maxnm',
+  'maxnmv',
   'maxv',
   'min',
   'minnm',
+  'minnmv',
   'minv',
   'mla',
   'mla_lane',
   'mla_n',
   'mlal',
   'mlal_high',
+  'mlal_high_lane',
   'mlal_high_n',
   'mlal_lane',
   'mlal_n',
   'mls',
+  'mls_lane',
   'mls_n',
   'mlsl',
   'mlsl_high',
+  'mlsl_high_lane',
   'mlsl_high_n',
   'mlsl_lane',
   'mlsl_n',
+  'mmlaq',
   'movl',
   'movl_high',
   'movn',
@@ -106,8 +141,13 @@ simde_neon_families = [
   'mul_n',
   'mull',
   'mull_high',
+  'mull_high_lane',
+  'mull_high_n',
   'mull_lane',
   'mull_n',
+  'mulx',
+  'mulx_lane',
+  'mulx_n',
   'mvn',
   'neg',
   'orn',
@@ -116,79 +156,141 @@ simde_neon_families = [
   'padd',
   'paddl',
   'pmax',
+  'pmaxnm',
   'pmin',
+  'pminnm',
   'qadd',
   'qabs',
+  'qdmlal',
+  'qdmlal_high',
+  'qdmlal_high_lane',
+  'qdmlal_high_n',
+  'qdmlal_lane',
+  'qdmlal_n',
+  'qdmlsl',
+  'qdmlsl_high',
+  'qdmlsl_high_lane',
+  'qdmlsl_high_n',
+  'qdmlsl_lane',
+  'qdmlsl_n',
   'qdmulh',
   'qdmulh_lane',
   'qdmulh_n',
   'qdmull',
+  'qdmull_high',
+  'qdmull_high_lane',
+  'qdmull_high_n',
+  'qdmull_lane',
+  'qdmull_n',
+  'qrdmlah',
+  'qrdmlah_lane',
+  'qrdmlsh',
+  'qrdmlsh_lane',
   'qrdmulh',
   'qrdmulh_lane',
   'qrdmulh_n',
+  'qrshl',
+  'qrshrn_high_n',
   'qrshrn_n',
+  'qrshrun_high_n',
   'qrshrun_n',
   'qmovn',
   'qmovn_high',
   'qmovun',
+  'qmovun_high',
   'qneg',
   'qshl',
+  'qshl_n',
   'qshlu_n',
+  'qshrn_high_n',
   'qshrn_n',
+  'qshrun_high_n',
   'qshrun_n',
   'qsub',
   'qtbl',
   'qtbx',
+  'raddhn',
+  'raddhn_high',
+  'rax',
   'rbit',
   'recpe',
   'recps',
+  'recpx',
   'reinterpret',
   'rev16',
   'rev32',
   'rev64',
   'rhadd',
   'rnd',
+  'rnd32x',
+  'rnd32z',
+  'rnd64x',
+  'rnd64z',
+  'rnda',
   'rndi',
   'rndm',
   'rndn',
   'rndp',
+  'rndx',
   'rshl',
   'rshr_n',
+  'rshrn_high_n',
   'rshrn_n',
   'rsqrte',
   'rsqrts',
   'rsra_n',
+  'rsubhn',
+  'rsubhn_high',
   'set_lane',
+  'sha1',
+  'sha256',
+  'sha512',
   'shl',
   'shl_n',
+  'shll_high_n',
   'shll_n',
   'shr_n',
+  'shrn_high_n',
   'shrn_n',
+  'sli_n',
+  'sm3',
+  'sm4',
   'sqadd',
   'sqrt',
   'sra_n',
   'sri_n',
   'st1',
   'st1_lane',
+  'st1_x2',
+  'st1_x3',
+  'st1_x4',
+  'st1q_x2',
+  'st1q_x3',
+  'st1q_x4',
   'st2',
   'st2_lane',
   'st3',
   'st3_lane',
   'st4',
   'st4_lane',
+  'str',
   'sub',
   'subhn',
+  'subhn_high',
   'subl',
   'subl_high',
   'subw',
   'subw_high',
+  'sudot_lane',
   'tbl',
   'tbx',
   'trn1',
   'trn2',
   'trn',
   'tst',
   'uqadd',
+  'usdot',
+  'usdot_lane',
   'uzp1',
   'uzp2',
   'uzp',