Skip to content

Latest commit

 

History

History
12 lines (8 loc) · 541 Bytes

README.md

File metadata and controls

12 lines (8 loc) · 541 Bytes

Diseño de Sistemas On Chip

Curso 2017-2018

El curso está enfocado en la verificación de chips mediante el lenguaje SystemVerilog.

Descripción de las prácticas:

  • Práctica 1: Diseño de un Ser-Des con SystemVerilog
  • Práctica 2: Verificación manual de un chip ALU.
  • Práctica 3: Verificación del chip ALU utilizando UVM.
  • Práctica Final: Verificar un chip SHA-3(keccak512) y crear todo el entorno de verificación usando UVM.