Verilog 语法检测有问题

[DeamZ]

在使用以下代码时会提示错误, DLY 已经在本文件中定义了，但是语法识别会错误上报

//Register the output data
always @(posedge USER_CLK)
    OUTPUT_DATA <=  `DLY    output_data_c;